RTL

硬體驗證 AI 的試金石：EquivSVA 形式驗證資料集，揪出 LLM 程式碼生成的虛實

Testing AI Hardware Verification: EquivSVA Dataset Reveals LLM Robustness Across Equivalent RTLs

EquivSVA 是一個開源且經過形式驗證的資料集，專為評估 LLM 生成 SystemVerilog 斷言（SVA）的穩健性而設計。它透過 120 個「行為家族」和 480 個等價但結構不同的 RTL 實作，測試 AI 是否能抓到本質行為，而非流於特定程式碼細節。